论文目录 | |
| 第一章 绪论 | 第1-7
页 |
| 第二章 项目概述 | 第7-15
页 |
| 2．1 研制目的 | 第7-8
页 |
| 2．2 主要技术要求 | 第8
页 |
| 2．3 总体实现方案 | 第8-9
页 |
| 2．3．1 系统总框图 | 第8-9
页 |
| 2．3．2 系统工作流程图 | 第9
页 |
| 2．4 各子功能模块设计方案简介 | 第9-15
页 |
| 2．4．1 粗扫和精扫视频数据采集、时钟及波门产生模块 | 第10-11
页 |
| 2．4．2 粗扫和精扫实时显示模块 | 第11-15
页 |
| 第三章 并行高速数据采集技术论述 | 第15-26
页 |
| 3．1 引言 | 第15-16
页 |
| 3．2 多通道并行AD转换、单通道RAM存储 | 第16-18
页 |
| 3．3 单通道AD转换、多通道RAM降速存储 | 第18-23
页 |
| 3．4 多通道并行AD转换、RAM存储 | 第23-24
页 |
| 3．5 综述 | 第24-26
页 |
| 第四章 雷达视频（精扫）数据采集存储 | 第26-41
页 |
| 4．1 引言 | 第26
页 |
| 4．2 高速大容量视频数据采集存储卡与雷达的信号连接 | 第26-27
页 |
| 4．3 高速、大容量雷达视频回波数据采集卡的组成和原理 | 第27-29
页 |
| 4．4 高速、大容量雷达视频回被数据采集存储卡各部分电路的设计 | 第29-37
页 |
| 4．4．1 信号调理及高速A/D转换电路 | 第29-30
页 |
| 4．4．2 时钟电路 | 第30-32
页 |
| 4．4．3 大容量、双通道并行降速存储电路 | 第32-34
页 |
| 4．4．4 控制电路 | 第34-36
页 |
| 4．4．5 计算机接口电路 | 第36-37
页 |
| 4．4．6 自检策略 | 第37
页 |
| 4．5 高速大容量雷达视频回波数据采集卡的CPLD实现 | 第37-38
页 |
| 4．5．1 CPLD简介 | 第37-38
页 |
| 4．5．2 CPLD在本设计中的应用 | 第38
页 |
| 4．6 视频采集存储卡的工作流程图 | 第38-39
页 |
| 4．7 结论 | 第39-41
页 |
| 第五章 雷达中频信号波形采集 | 第41-45
页 |
| 5．1 雷达中频信号波形采集系统的关键技术指标 | 第41
页 |
| 5．2 雷达中频信号波形采集系统方案 | 第41-44
页 |
| 5．2．1 方案一：基于多通道并行A/D转换、降速存储技术的超高速大容量中频信号采集存储卡。 | 第41-43
页 |
| 5．2．2 方案二：基于现有数字存储示波器和GPIB通信卡的超高速雷达中频波形采集系统 | 第43-44
页 |
| 5．3 雷达中频信号波形采集系统的实现 | 第44-45
页 |
| 第六章 非相干雷达目标回波特征提取与目标识别 | 第45-59
页 |
| 6．1 引言 | 第45-46
页 |
| 6．2 基于AR模型参数及离散K-L正交展开特征提取、子空间模式分类的目标识别 | 第46-52
页 |
| 6．2．1 概述 | 第46
页 |
| 6．2．2 回波信号的预处理 | 第46-47
页 |
| 6．2．3 AR模型参数的提取 | 第47-48
页 |
| 6．2．4 基于离散K-L展开的特征提取、模式子空间形成 | 第48-50
页 |
| 6．2．5 基于模式子空间的目标识别 | 第50-51
页 |
| 6．2．6 模式子空间的学习和训练 | 第51-52
页 |
| 6．3 基于二维距离像提取和奇异值特征提取的目标识别方法 | 第52-58
页 |
| 6．3．1 从低分辨力雷达视频回波中获取高分辨力视频回波 | 第52-54
页 |
| 6．3．2 基于雷达回波序列的二维距离像提取 | 第54-56
页 |
| 6．3．3 二维距离像奇异值特征提取 | 第56-58
页 |
| 6．3．4 本节综述 | 第58
页 |
| 6．4 本章综述 | 第58-59
页 |
| 第七章 结束语 | 第59-60
页 |
| 致 谢 | 第60-61
页 |
| 参考文献 | 第61-63
页 |
| 附录 | 第63-64
页 |
