论文目录 | |
| 摘要 | 第1-5
页 |
| ABSTRACT | 第5-9
页 |
| 第一章 绪论 | 第9-15
页 |
| · 国外CPU 和MCU 发展概述 | 第9-11
页 |
| · 国内MCU 的发展和使命 | 第11-12
页 |
| · MCU 的广阔市场 | 第12-14
页 |
| · MCU 向通信领域进军 | 第12-13
页 |
| · MCU 将向集成网络功能方向发展 | 第13
页 |
| · MCU 在智能卡中应用 | 第13
页 |
| · 适应绿色家电的MCU | 第13-14
页 |
| · 本课题的主要任务 | 第14-15
页 |
| 第二章 HS-MCU 指令集简介 | 第15-22
页 |
| · RISC 的定义与特点 | 第15
页 |
| · 减少指令平均执行周期数是RISC 思想的精华 | 第15-17
页 |
| · HS-MCU 指令集概要 | 第17-22
页 |
| · 指令结构 | 第17-18
页 |
| · 操作数类型 | 第18
页 |
| · 指令类型 | 第18-19
页 |
| · 寻址方式 | 第19-20
页 |
| · 指令格式 | 第20-22
页 |
| 第三章 HS-MCU 系统结构设计 | 第22-43
页 |
| · 总体结构 | 第22-23
页 |
| · 流水线设计 | 第23-26
页 |
| · 存储区的组织 | 第26-28
页 |
| · 直接寻址和间接寻址的解决办法 | 第28-29
页 |
| · STATUS 寄存器 | 第29-30
页 |
| · OPTION 寄存器 | 第30-32
页 |
| · 中断处理 | 第32-36
页 |
| · 中断来源 | 第32
页 |
| · 中断的开放和关闭 | 第32-33
页 |
| · 中断处理 | 第33
页 |
| · HS-MCU 中断处理设计 | 第33-36
页 |
| · I/O 端口设计 | 第36-37
页 |
| · PORT 寄存器和TRIS 寄存器 | 第36-37
页 |
| · 对端口的读写时序 | 第37
页 |
| · 其他部件的结构设计 | 第37-43
页 |
| · TMR0/WDT 定时电路 | 第38-40
页 |
| · SLEEP 电路 | 第40-41
页 |
| · 复位电路 | 第41-43
页 |
| 第四章 HS-MCU 的FPGA 实现 | 第43-55
页 |
| · 流水线操作模块设计 | 第43-52
页 |
| · 相时钟的生成 | 第44-45
页 |
| · 指令寄存器IR（INSTRUCTION REGISTER） | 第45-48
页 |
| · 程序计数器PC（PROGRAM COUNTER） | 第48-50
页 |
| · 堆栈（STACK） | 第50-51
页 |
| · 转移指令和返回操作指令 | 第51-52
页 |
| · 指令译码器IDEC（INSTRUCTION DECODER） | 第52-53
页 |
| · 算术逻辑单元ALU（ARITHMETIC LOGIC UNIT） | 第53-54
页 |
| · 寄存器组 | 第54-55
页 |
| 第五章 HS-MCU 的功能仿真及布局布线后仿真和FPGA 验证 | 第55-64
页 |
| · HS-MCU 的仿真验证 | 第55
页 |
| · HS-MCU 测试方案 | 第55-57
页 |
| · TEST RAM | 第56-57
页 |
| · TEST INSTRUCTIONS | 第57
页 |
| · 中断处理和休眠唤醒 | 第57
页 |
| · 功能仿真（FUNCTION SIMULATION） | 第57-58
页 |
| · 布局布线后仿真 | 第58-61
页 |
| · DRAM 存取的后仿真 | 第58-59
页 |
| · TMR1 中断的后仿真 | 第59-60
页 |
| · 休眠及其唤醒 | 第60-61
页 |
| · FPGA 实验的报告 | 第61-64
页 |
| 第六章 HS-MCU 的ASIC 实现与静态时序分析 | 第64-89
页 |
| · ASIC 的设计流程概述 | 第64-65
页 |
| · HS-MCU 的逻辑综合优化过程 | 第65-77
页 |
| · 逻辑综合中的基本概念 | 第65-66
页 |
| · SYNOPSYS DESIGN COMPILER | 第66-67
页 |
| · 逻辑综合过程 | 第67-76
页 |
| · 逻辑综合优化对APR 的前标约束 | 第76-77
页 |
| · DC 综合的面积报告 | 第77
页 |
| · 自动布局布线流程 | 第77-83
页 |
| · FLOORPLANNING | 第79-80
页 |
| · PLACEMENT | 第80-81
页 |
| · CTGEN (CLOCK TREE INSERTION) | 第81-82
页 |
| · ROUTE | 第82
页 |
| · 布局布线生成反标文件（BACK ANNOTATE） | 第82-83
页 |
| · 静态时序分析(STA)在HS-MCU ASIC 设计中的运用 | 第83-89
页 |
| · 静态时序分析方法 | 第85-87
页 |
| · HS-MCU 的静态时序分析 | 第87-89
页 |
| 第七章 结论 | 第89-91
页 |
| 致谢 | 第91-92
页 |
| 参考文献 | 第92-93
页 |
| 附录 1 DC 编译的时序文件的一部分 | 第93-97
页 |
| 附录 2 指令集测试方案的基本思想 | 第97-104
页 |
| 个人简历 | 第104
页 |
| 发表论文情况 | 第104
页 |
