论文目录 | |
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景 | 第9-11页 |
| 1.1.1 信息速率提高对数字预失真系统的影响 | 第9-10页 |
| 1.1.2 通信标准的发展对数字预失真系统的影响 | 第10-11页 |
| 1.2 共时双频数字预失真技术的国内外研究现状 | 第11-13页 |
| 1.2.1 共时双频数字预失真技术模型 | 第11-12页 |
| 1.2.2 基于查找表结构的共时双频数字预失真技术研究 | 第12-13页 |
| 1.3 主要内容和章节安排 | 第13-15页 |
| 第二章 共时双频数字预失真器实现方案 | 第15-26页 |
| 2.1 传统单频DPD结构 | 第15-16页 |
| 2.1.1 传统单频DPD结构框图 | 第15页 |
| 2.1.2 基于1D-LUT实现传统单频DPD结构 | 第15-16页 |
| 2.2 传统2D-DPD结构 | 第16-18页 |
| 2.2.1 传统2D-DPD结构框图 | 第16-17页 |
| 2.2.2 基于2D-LUT实现2D-DPD结构 | 第17-18页 |
| 2.3 带外查找表共用的共时双频数字预失真器 | 第18-21页 |
| 2.3.1 带外查找表共用的共时双频数字预失真器结构 | 第18-19页 |
| 2.3.2 基于1D-LUT实现带外查找表共用的共时双频数字预失真结构 | 第19-21页 |
| 2.4 带外查找表共用的共时双频数字预失真器结构分析 | 第21-24页 |
| 2.4.1 结构复杂度 | 第21-22页 |
| 2.4.2 FPGA资源使用情况 | 第22-23页 |
| 2.4.3 DAC和ADC采样率 | 第23-24页 |
| 2.4.4 带外查找表共用的共时双频数字预失真器结构优缺点 | 第24页 |
| 2.4.5 带外查找表共用的共时双频数字预失真器结构适用范围 | 第24页 |
| 2.5 本章小结 | 第24-26页 |
| 第三章 基于FPGA的DB-DDR模型设计与实现 | 第26-40页 |
| 3.1 DB-DDR模型介绍 | 第26-31页 |
| 3.1.1 DB-DDR多项式模型 | 第26-28页 |
| 3.1.2 DB-DDR查找表模型 | 第28-31页 |
| 3.2 基于带外查找表共用结构的DB-DDR模型设计 | 第31-37页 |
| 3.2.1 基于带外查找表共用结构的DB-DDR模型结构 | 第31-33页 |
| 3.2.2 基于带外查找表共用结构的DB-DDR预失真器的设计 | 第33-37页 |
| 3.3 FPGA资源使用情况 | 第37-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 基于FPGA的2D-MP模型设计与实现 | 第40-48页 |
| 4.1 2D-MP模型介绍 | 第40-42页 |
| 4.1.1 2D-MP多项式模型 | 第40-41页 |
| 4.1.2 2D-MP查找表模型 | 第41-42页 |
| 4.2 基于带外查找表共用结构的2D-MP模型设计 | 第42-46页 |
| 4.2.1 不同边带相同记忆深度带外查找表时分复用结构 | 第43页 |
| 4.2.2 同一边带不同记忆深度带外查找表时分复用结构 | 第43-45页 |
| 4.2.3 带外查找表混合时分复用结构 | 第45-46页 |
| 4.3 FPGA资源使用情况 | 第46-47页 |
| 4.4 本章小结 | 第47-48页 |
| 第五章 共时双频数字预失真器性能测试 | 第48-61页 |
| 5.1 共时双频数字预失真器性能评价指标 | 第48-50页 |
| 5.1.1 归一化均方误差(NMSE) | 第48页 |
| 5.1.2 邻近信道功率比(ACPR) | 第48-49页 |
| 5.1.3 AM/AM和AM/PM特性曲线 | 第49-50页 |
| 5.2 共时双频数字预失真器测试平台 | 第50-52页 |
| 5.2.1 基于仪器的测试平台 | 第50-51页 |
| 5.2.2 基于硬件系统的测试平台 | 第51-52页 |
| 5.3 共时双频数字预失真器测试结果 | 第52-60页 |
| 5.3.1 DB-DDR模型测试结果 | 第52-57页 |
| 5.3.2 2D-MP模型测试结果 | 第57-60页 |
| 5.4 本章小结 | 第60-61页 |
| 第六章 总结与未来展望 | 第61-64页 |
| 参考文献 | 第64-68页 |
| 致谢 | 第68-69页 |
| 攻读硕士学位期间发表的成果目录 | 第69页 |
