论文目录 | |
摘要 | 第1-4页 |
ABSTRACT | 第4-8页 |
第一章 序论 | 第8-12页 |
1.1 ADC 的种类 | 第8-10页 |
1.2 Sigma-Delta ADC 的历史与发展 | 第10-11页 |
· 本论文的任务和目标 | 第11页 |
· 小结 | 第11-12页 |
第二章 Sigma-Delta ADC 的原理、种类和性能指标 | 第12-22页 |
2.1 Sigma-Delta ADC 的原理 | 第12-18页 |
· 过采样 | 第12-14页 |
· 噪声成型 | 第14-15页 |
· 数字滤波器 | 第15-16页 |
2.1.4 一阶Sigma-Delta 调制器 | 第16-18页 |
2.2 Sigma-Delta ADC 的种类 | 第18-20页 |
2.2.1 二阶和高阶单环Sigma-Delta 调制器 | 第18-19页 |
2.2.2 多bit 量化ADC | 第19-20页 |
2.3 评价Sigma-Delta ADC 的性能指标 | 第20-21页 |
· 小结 | 第21-22页 |
第三章 电路非理想特性的影响和ADC 设计参数的确定 | 第22-47页 |
3.1 Sigma-Delta 调制器结构的确定 | 第22-25页 |
· 调制器结构中四个系数的确定 | 第22-25页 |
· 电路非理想特性对调制器性能的影响 | 第25-33页 |
· 电容的确定 | 第25-27页 |
3.2.2 积分器对Sigma-Delta 调制器性能的影响 | 第27-33页 |
· 量化器对调制器的影响 | 第33页 |
· 数字滤波器 | 第33-44页 |
3.3.1 CIC 滤波器 | 第33-38页 |
3.3.2 FIR 半带滤波器和补偿滤波器 | 第38-44页 |
· 小结 | 第44-47页 |
第四章 调制器各个子模块的设计和数字滤波器的Verilog HDL 代码实现 | 第47-61页 |
· 放大器的设计 | 第47-51页 |
· 核心电路的设计 | 第47-49页 |
· 共模反馈电路 | 第49-51页 |
· 非交叠两相时钟产生电路 | 第51-52页 |
· 时钟电平抬升电路 | 第52页 |
· 比较器设计 | 第52-55页 |
4.5 1bit DAC 的设计 | 第55-57页 |
4.6 Bandgap 基准电压源的设计 | 第57-59页 |
4.7 CIC 滤波器的Verilog HDL 代码实现 | 第59页 |
4.8 FIR 滤波器的Verilog HDL 代码实现 | 第59-60页 |
· 小结 | 第60-61页 |
第五章 ADC 的电路仿真和性能评价 | 第61-70页 |
· 全差分结构放大器的仿真电路和结果 | 第61-67页 |
· 全差分放大器增益、带宽和相位裕度的仿真电路和结果 | 第61-63页 |
5.1.2 摆率SR 的测试电路和仿真结果 | 第63-64页 |
· 输入共模范围(ICMR)仿真电路和结果 | 第64-66页 |
· 放大器的输出共模范围(OCMR)仿真电路和结果 | 第66-67页 |
· 调制器的仿真 | 第67-69页 |
· 小结 | 第69-70页 |
第六章 Sigma-Delta ADC 的版图实现 | 第70-72页 |
6.1 ADC 的版图设计 | 第70-71页 |
· 小结 | 第71-72页 |
第七章 总结 | 第72-73页 |
附录I | 第73-77页 |
附录II | 第77-82页 |
参考文献 | 第82-84页 |
致谢 | 第84-85页 |
攻读学位期间发表的学术论文目录 | 第85-87
页 |