论文目录 | |
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 引言 | 第11-15页 |
| · 选题依据与研究意义 | 第11-12页 |
| · 国内外研究现状 | 第12-13页 |
| · 本文主要研究内容 | 第13-15页 |
| 第2章 高清视频光纤传输系统设计方案 | 第15-20页 |
| · 系统功能需求分析 | 第15-16页 |
| · 高清视频传输系统的方案选择 | 第16-17页 |
| · 高清视频光纤传输系统方案结构 | 第17-19页 |
| · 本章小结 | 第19-20页 |
| 第3章 高清视频光纤传输系统关键技术 | 第20-41页 |
| · 高清视频接口 | 第20-26页 |
| 3.1.1 模拟 VGA 接口 | 第20-21页 |
| 3.1.2 数字 DVI 接口 | 第21-23页 |
| · 显示时序 | 第23-24页 |
| · 多帧缓存在视频显示中的应用 | 第24-26页 |
| · 光纤通信技术 | 第26-31页 |
| · 光发射机的基本原理 | 第27页 |
| · 光接收机的基本原理 | 第27-28页 |
| · 常见光模块结构与相关技术指标 | 第28-31页 |
| · 同步动态存储器接口 | 第31-37页 |
| 3.3.1 SDRAM 存储原理 | 第31-32页 |
| 3.3.2 DDR2 SDRAM 结构 | 第32-34页 |
| 3.3.3 DDR2 SDRAM 工作状态 | 第34-36页 |
| 3.3.4 DDR2 SDRAM 存储器在视频图像中的应用 | 第36-37页 |
| 3.4 SDI 串行数字接口 | 第37-40页 |
| 3.4.1 SDI 串行数字接口简介 | 第37-38页 |
| 3.4.2 SDI 视频数据格式 | 第38-40页 |
| 3.4.3 SDI 串行数字流的信道编码 | 第40页 |
| · 本章小结 | 第40-41页 |
| 第4章 高清视频光纤传输系统关键技术的 FPGA 实现 | 第41-65页 |
| 4.1 莱迪斯 FPGA 的简介及其开发基本流程 | 第41-43页 |
| 4.2 VGA、DVI 信号采集与合成的 FPGA 实现 | 第43-50页 |
| 4.2.1 VGA 信号的采集 | 第43-45页 |
| 4.2.2 VGA 信号的合成 | 第45-47页 |
| 4.2.3 DVI 信号采集 | 第47-48页 |
| 4.2.4 DVI 信号合成 | 第48-50页 |
| 4.3 DDR2 SDRAM 读写控制器的 FPGA 实现 | 第50-57页 |
| · 上电初始化状态机设计 | 第51页 |
| · 数据通道接口设计 | 第51-54页 |
| 4.3.3 DDR2 SDRAM 控制器的时钟模型 | 第54页 |
| 4.3.4 BANK 管理逻辑 | 第54页 |
| · 定时器模块 | 第54-55页 |
| 4.3.6 数据 FIFO 和命令 FIFO | 第55页 |
| · 地址/命令解析逻辑 | 第55-57页 |
| 4.4 3G-SDI 串行数字接口的 FPGA 实现 | 第57-62页 |
| 4.4.1 FPGA 中 SerDes 基本结构 | 第58-59页 |
| 4.4.2 SerDes 时钟模型 | 第59-60页 |
| · 解码模块 | 第60页 |
| 4.4.4 数据对齐以及 TRF 检测 | 第60-61页 |
| 4.4.5 VPID 数据的提取 | 第61页 |
| 4.4.6 CRC 数据校验 | 第61页 |
| · 有效视频数据接收 | 第61-62页 |
| 4.5 显示时序发生器 FPGA 实现 | 第62-64页 |
| · 本章小结 | 第64-65页 |
| 第5章 系统调试与结果分析 | 第65-68页 |
| · 硬件调试 | 第65-67页 |
| · 电源调试 | 第65-66页 |
| · 模块功能预调试 | 第66-67页 |
| · 系统功能调试 | 第67页 |
| · 结果分析 | 第67页 |
| · 本章小结 | 第67-68页 |
| 结论及建议 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-72页 |
| 攻读学位期间取得的学术成果 | 第72
页 |
